UART
通用非同步收发传输器（Universal Asynchronous Receiver/Transmitter，通常称为UART）是一种异步收发传输器，是电脑硬体的一部分，将数据通过串列通讯进行传输。UART通常用在与其他通讯接口（如EIA RS-232）的连接上。
具体实物表现为独立的模组化芯片，或是微处理器中的内部周边装置(peripheral)。一般和RS-232C规格的，类似Maxim的MAX232之类的标准信号幅度变换芯片进行搭配，作为连接外部设备的接口。在UART上追加同步方式的序列信号变换电路的产品，被称为USART(Universal Synchronous Asynchronous Receiver Transmitter)。
功能
[编辑]在手机设计和测试阶段被用来控制CPU与其余部分的讯息传送
UART是通用异步收发器（异步串行通信口）的英文缩写，它包括了RS232、RS449、RS423、RS422和RS485等接口标准规范和总线标准规范，即UART是异步串行通信口的总称。而RS232、RS449、RS423、RS422和RS485等，是对应各种异步串行通信口的接口标准和总线标准，它规定了通信口的电气特性、传输速率、连接特性和接口的机械特性等内容。实际上是属于通信网络中的物理层（Physical Layer）的概念，与通信协议没有直接关系。而通信协议，是属于通信网络中的数据链路层（Data Link Layer）的概念。COM是PC（个人计算机）上，异步串行通信口的简写。由于历史原因，IBM的PC外部接口配置为RS232，成为实际上的PC界默认标准。所以，现在PC机的COM均为RS232。若配有多个异步串行通信口，则分别称为COM1、COM2... 。
原理
[编辑]通用异步接受器-发送器(UART)把数据的字节按照比特顺序发送[1]。另一端的UART把比特组装为字节。每个UART包含一个移位寄存器。通过一根线或其他媒介的串行通信比通过多根线的并行通信具有更低成本。
UART通常并不直接产生或接收其他设备的外部信号。独立接口设备用于转换信号的逻辑电平给UART。
通信可以是单工、全双工或半双工。
数据帧
[编辑]
空闲状态，即没有数据传输，是高电平。这是从（有线）电报时代的历史遗存。线路保持高电平表明线路与传输设备没有损坏。每个字符表示为一个帧，以逻辑低电平为开始比特，然后是数据比特，可选的奇偶校验比特，最后是一个或多个停止比特（逻辑高电平）。大部分应用都是先传最低位的数据比特（the least significant data bit），但也有例外（如IBM 2741打印终端）。
如果线路长期（至少大于传输一帧的时间）保持低电平，这被UART检测为Break condition.
接收器
[编辑]UART硬件受一个内部时钟信号控制。该时钟信号是数据传输率的倍频，典型是比特率的8或16倍。接收器在每个时钟脉冲时测试接收到的信号状态是否为开始比特。如果开始比特的低电平持续传输1个比特所需时间的一半以上，则认为开始了一个数据帧的传输；否则，则认为是毛刺脉冲并忽略。到了下一个比特时间后，线路状态被采样并送入移位寄存器。约定的表示一个字符的所有数据比特(典型为5至8个比特）接收后，移位寄存器可被接收系统使用。UART将设置一个标记指出新数据可用，并产生一个处理器中断请求主机处理器取走接收到的数据。
简化的UART在开始比特下降沿开始重新同步时间，然后在每个数据比特的中心时刻采样。
UART的标准特性之一是在接收下一个字符时在缓冲区保存上一个接收到的字符。这种“双缓冲区”允许接收计算机用一个字符的传输时段来获取缓冲区内的上一个字符。许多UART有更大的FIFO缓冲区，允许主机一次处理多个字符，这特别适用于高传输数据率的串行通信同时处理器中断频率有限（通常中断间隔大于1毫秒）。
发送器
[编辑]UART把一个字符放入移位寄存器，就开始产生一个数据帧。对于全双工通信，发送与接受使用不同的移位寄存器。使用更大的FIFO使得主机处理器或DMA放置多个字节后由UART自主完成传输。 UART用一个标志位表示busy。
应用
[编辑]接收与发送的UART必须达成数据帧协议。如果接收方发现这方面错误，会向主机报告"framing error"标志。
典型的连接modem的串口，使用8个比特表示一个字节，没有奇偶校验位，1个停止位。比特率除以10就是发送ASCII字符的传输速率。
超低成本的嵌入式系统没有UART而是用处理器来实现异步串行通信。
UART 型号
[编辑]一些早期用于 UART 的代表性 IC 型号如下表
| Model | Description |
|---|---|
| EXAR XR21V1410 | |
| Intersil 6402 | |
| Z8440 | 2000 kbit/s. Async, Bisync, SDLC, HDLC, X.25. CRC. 4 位元组接收缓冲区， 2 位元组发送缓冲区， DMA.[2] |
| Intel 8251 | USART，非同步通信最高 19.2kbit/s，同步通信最高 64kbit/s[3] |
| NS INS8250 | 缓冲区只有 1 位元组的老旧型式 |
| Motorola 6850 | |
| 6522 | |
| 6551 | |
| Rockwell 65C52 | |
| 16450 | 具有两组 UART， 代号 164 = 82 x 2 暗示了它的特性。 以下 16 开头的都有两组 UART |
| 16550 | 推出后发现 FIFO 存在 bug，随即以 16550A 取代 |
| 16550A | 16 位元组缓冲区，可设为 TL=1,4,8,14; 标准最高速度 115.2 kbit/s, 也有可达 230.4 或 460.8 kbit/s 的，支援 DMA [4] |
| 16C552 | |
| 16650 | 32 位元组缓冲区，最高速度 460.8 kbit/s |
| 16750 | 64 位元组发送缓冲区， 56 位元组接收缓冲区，最高速度 921.6 kbit/s |
| 16850 | 128 位元组缓冲区，最高速度 460.8 kbit/s 或 1500 kbit/s |
| 16C850 | |
| 16950 | |
| Hayes ESP | 1 k 位元组缓冲区 |
资料来源
[编辑]参考资料与附注
[编辑]- ^ Adam Osborne, An Introduction to Microcomputers Volume 1: Basic Concepts, Osborne-McGraw Hill Berkeley California USA, 1980 ISBN 0-931988-34-9 pp. 116–126
- ^ Zilog Product specification Z8440/1/2/4, Z84C40/1/2/3/4. Serial input/output controller (PDF). [2010-12-15]. （原始内容存档 (PDF)于2021-04-12）. 090529 zilog.com
- ^ Intel 8251A datasheet (PDF). [2019-01-07]. （原始内容存档 (PDF)于2021-12-12）.
- ^ FAQ: The 16550A UART & TurboCom drivers 1994. [2010-12-15]. （原始内容存档于2008-05-17）. 090529 cs.utk.edu
外部链接
[编辑]- （英文）16550D UART的Datasheet
- （英文）Freebsd Tutorials （页面存档备份，存于互联网档案馆） (includes standard signal definitions, history of UART ICs, and pinout for commonly used DB25 connector)
- （英文）UART Tutorial for Robotics （页面存档备份，存于互联网档案馆） (contains many practical examples)