前段製程
.svg)
前段製程[2]（英語：front-end-of-line，FEOL，中國大陸作前道工序[1]或前端工藝，台灣作前段製程[2]）是IC製造的第一部分，其中各個元件（電晶體、電容器、電阻器等）在半導體中進行圖案化。[3] FEOL通常涵蓋（但不包括）金屬互連層沉積之前的所有內容。[4][5]
對於CMOS製程，FEOL包含形成隔離CMOS元件所需的所有製造步驟： [6]
- 選擇要使用的晶圓類型；晶圓的化學機械平坦化和清潔。
- 淺溝槽隔離(STI)（或早期製程中的矽局部氧化 ，特徵尺寸>0.25 μm）
- 井區形成（Well formation）
- 閘極模塊形成
- 源極和汲極模塊形成
相關
[編輯]參考
[編輯]- ^ 谈谈半导体封装工艺流程. www.shuangyi-tech.com. [2024-12-25].
- ^ IC前段製程-應用領域. 弘塑科技. [2024-12-25] （中文（臺灣））.
- ^ Karen A. Reinhardt and Werner Kern. Handbook of Silicon Wafer Cleaning Technology 2nd. William Andrew. 2008: 202. ISBN 978-0-8155-1554-8.
- ^ FEOL (Front End of Line: substrate process, the first half of wafer processing) 1. Isolation | USJC：United Semiconductor Japan Co., Ltd.. USJC：United Semiconductor Japan Co., Ltd. | 三重県桑名市の300mm半導體ウェーハ工場を製造拠點にしたファウンドリ専業メーカーです。超低消費電力、不揮発メモリなど先進テクノロジーを世界中のお客様に提供しています。. 2019-02-22 [2022-09-27]. （原始內容存檔於2023-09-26） （日語）.
- ^ CMOS. 1: Circuit design, layout, and simulation / R. Jacob Baker. 3. ed. Piscataway, NJ: IEEE Press. 2010. ISBN 978-0-470-88132-3. 缺少或
|title=為空 (幫助) - ^ Ramsundar, Bharath. A Deep Dive into Chip Manufacturing: Front End of Line (FEOL) Basics. deepforest.substack.com. [2022-09-27]. （原始內容存檔於2022-10-16） （英語）.