低密度同位元检查累积码

低密度同位元检查累积码由低密度奇偶检查码low-density parity-check (LDPC)和一个累加器组成。

其运作方式为Bit Node以二位元模组的方式相加到Check Nodes,根据tanner graph。 然后，Check nodes的值以modulo-two被累加。 利用这种方式，通道解码端的解码器可以避免有一个check node没有被连结到任何bit node的状况。 经过累加后，累加的位元会被存在一个缓冲器中，再逐渐传送到解码器。

在低密度奇偶检查码low-density parity-check (LDPC) codes在1990年代被重新发现之后，很多应用和改良出现。

低密度同位元检查累积码编码器有三个阶段。第一个阶段是一个可逆线性转换矩阵，其中有资料来源序列。 第二个阶段是一个一个rate的累加器，可以转换长度为L的序列。第三个阶段是变更或置换这个序列。 这个序列接下来会传送到解码器，总共需要传送的码数量由解码器的回馈决定。

低密度同位元检查累积码可以应用在许多编解码应用的系统当中。