宏單元

在積體電路設計中，利用宏單元（英語：macrocell，又譯為巨晶元）陣列是特殊應用積體電路的半定製設計途徑之一。宏單元是由相對邏輯閘抽象級別更高的正反器、算術邏輯單元、硬體暫存器等組成的預定義邏輯功能實現單元。 這些邏輯單元作為一個宏單元整體被安置在矽片上。在製造過程中，工程師需要構建各個預定義單元之間的金屬互連線，不同的連線方式可以在更高邏輯層次實現不同的功能。現場可程式化邏輯閘陣列（FPGA）由宏單元構成。

參考文獻

• Stephen Brown, Zvonko Vranesic. Fundamentals of Digital Logic with Verilog Design. McGraw-Hill Education. 2002. ISBN 0-07-283878-7.